Skoleforsterkeren — Praktisk Årsarbeid (1979)

Norsk English translation is available.

Praktisk årsarbeide for Øistein Klevhus og Terje Sandstrøm, OIH 79 2TA. LF stereo effektforsterker.

Full transkripsjon av den originale håndskrevne/maskinskrevne rapporten fra 1979. Figurer og tabeller er gjengitt som skannede bilder; formlene under er satt med MathJax for lesbarhet, men følger originalens notasjon.

Innledning

Om gjennomføringen

Oppgavens del I omfatter sidene 3 til 27, med tilhørende figurer og tabeller. Oppgavens del III omfatter sidene 28 til 31.

Oppgavens del II, oppkopling av print, er vist i fig. 30. Selve forsterkeren er montert på en chassisplate med felles kjølefinne for begge kanaler montert i bakkant. Kretskortene er festet med avstandsstykker til chassisplaten. Alle tilkoplingene til printkortet er ført ut til en klemrekke som er montert på framsiden av chassisplaten. Strømforsyningsledningene er da felles for begge kanalene, mens jordtilkoplingene er separate.

Under målsettingen har vi nevnt undersøkelse av betydningen av komplementær driving av utgangstransistorene mhp. linearitet, og betydningen av spenningsstyring av utg. transistorene er teoretisk behandlet på sidene 7 til 12, blant analysen av utgangstrinnet. Kommentarer til de samme temaene er også spredt rundt hele rapporten. Kommentarer også spesielt på dette i del III, om betydningen av dette for det endelige resultatet.

Arbeidet med forsterkeren, og spesielt skriving av denne rapporten har tatt lengre tid enn vi hadde regnet med til å begynne med. Vi har derfor ikke fått med så mange måleresultater som vi hadde ønsket. Tendensen i de målingene vi har foretatt er imidlertid så positive at oppgavens målsettinger må anses som innfridd.

Del I — Teori og design

Målsetting

Vi ønsker en utgangseffekt på 15W i 8 ohm belastning, men vil også ta hensyn til belastning på 4 ohm.

$P_{ut} = 15W$ v/ $R_L = 8$ ohm gir:

Dersom vi ser bort ifra tap i utgangen skal effekten i 4 ohm være 30W. Dette gir:

Maksimalt utgangssving blir:

Dette gir en rms spenning på:

Vi ønsker videre en inngangsfølsomhet tilsvarende 0 dBm, som gir $U_{inn} = 0.775\text{ V}_{rms}$. Forsterkningen blir da:

TIM - DIM - SID

TransientInterModulasjon, Dynamisk InterModulasjon og Slewing Induced Distortion er nær beslektede begreper, som beskriver hvordan høyfrekvens-forvrengning kan oppstå i gitte tilfelle i tilbakekoplede forsterkere.

I fig. 1 er det vist en generell modell for tilbakekoplede forsterkere. A1 representerer alle forsterkende trinn som ligger foran kompensasjonsnettverket A2, som bestemmer forsterkerens dominerende råforsterknings-pol. A3 representerer alle forsterkende trinn etter kompensasjonsnettverket. B er tilbakekoplingsnettverket, som vi i dette tilfelle regner uavhengig av frekvensen.

$U_{inn}$ er inngangssignalet, $U_{ut}$ er utgangssignalet, $U_f$ er det tilbakekoplede signalet, som er: $U_f = U_{ut} B \tag{1}$

$U_e$ er feilsignalet som er: $U_e = U_{inn} - U_f \tag{2}$

$U_{ut}(s) = U_e A_1 A_2 A_3$ hvor $\tag{3}$

A1 og A2 er frekvensuavhengige mens $A_2(s) = 1/(1+sT) \tag{4}$

fol og kompensasjon

Videre er $f_{ol} = 1/(2\pi T) \tag{1}$

Vi ser fra bode-plottene i fig. 2 at feilsignalet $U_e$ stiger fra $f_{ol}$. Dersom inngangssignalet er tilstrekkelig sterkt og frekvensen høyere enn $f_{ol}$ kan derfor A1 drives ut så kraftig at den blir ulineær (DIM/SID) og i ekstreme tilfelle kan signalet klippes i A1 (TIM). En måte som dette problemet kan minimiseres på er å legge $f_{ol}$ forholdsvis høyt, vi har derfor valgt å legge den på 10kHz.

Vi vil i tillegg benytte “input-lag”-kompensasjon, sammen med den vanlige 2.trinns kompensasjonen. Systemet er vist på fig. 3 og bode-plottene i fig.4

Vi har da at:

Dette gjør at inngangstrinnet ikke blir drevet hardere ut i området mellom $f_{ol}$ og $f_z$. Ved å legge $f_z$ høyere enn den høyeste mulige inngangsfrekvens, burde mulighetene for DIM/SID være minimale.

Klipping

I en forsterker med negativ tilbakekopling vil all ulineær forvrengning bli redusert med en faktor lik tilbakekopling. Dette gjelder også for klipping. Det vil si at forsterkerens feilsignal, $U_e$ i fig.1, vil inneholde den avklippede del av utgangssignalet. Siden det ikke er fysisk mulig for forsterkeren å korrigere for klippingen betyr dette at det trinnet som bestemmer klippenivået blir drevet i metning umiddelbart. De andre trinnene blir drevet ulineære og ved sterkt nok inngangssignal, til metning, eller cut-off. Metning innebærer at transistorens strømforsterkning reduseres mot

1. Trinnet som driver dette må da ha tilstrekkelige strømreserver for å kunne drive dette trinnet ut av klipping noenlunde hurtig, (overload recovery time). Utgangstrinnet bør derfor ikke tillates å drives til klipping, dvs. i metning, da disse leverer for mye strøm, og krever derfor tilsvarende mye base-strøm for å åpne. Vi vil derfor la driverne bestemme klippenivået. Ulempen er at vi vil få et ekstra effekttap i utgangen, mao. redusert virkningsgrad.

Utgangstrinnet

Utgangstrinnet må kunne arbeide ved meget høye frekvenser. Dette gir at utg.tr. må spenningsstyres, dvs. drives fra en lav impedans, $Z_g \ll Z_{inn}$. Dette gir at emitterfølgeren får en grensefrekvens nærmere $f_\alpha$ enn $f_\beta$.

For å få en enkel montering ønsker vi å benytte TO-39 kanner som drivere, med evt. kjølestjerne. TO-39 transistorer har typisk $P_{c,maks} = 3W$ ved $T_c = 25°C$, og en $\theta_{jc} = 60°C/W$, $T_{j,maks} = 200°C$.

En standard kjølestjerne for TO-39 har typ. $\theta_{sa} = 50°C/W$. Maks. omgivelsestemperatur regnes vanligvis til $50°C$. Vi får da at:

når vi antar $\theta_{cs} \ll \theta_{jc} + \theta_{sa}$

Vi regner foreløpig med at forsterkningen i utg.trinnet er tilnærmelsesvis lik 1, og vi får da at $U_{CE}$ for driverne må være lik $U_{peak}$, dvs. 15.5V (likn. 3.3). Dette gir absolutt maksimal strøm:

Av linearitetshensyn vil vi ha at hvilestrømmen i trinnet skal være vesentlig større enn maksimal laststrøm. (Dette er nærmere forklart senere). Dette gir at vi kan regne $I_C$ lik konstant.

SOAR kurvene for en typ. TO-39 (2N2219) og likn.3 gir oss en $I_{C,maks} = 55$mA før second breakdown. Strømmen $I_C$ som velges bør heller ikke være så stor at utgangstransistorene kan drives over sin $I_{C,maks}$.

Et standard FE-koplet trinn (fig. 5) kan karakteriseres ved at trinnet må doble sin strøm i forhold til hvilestrømmen, og redusere den samme til nær null for å få fullt spenningssving på utgangen. Ved full utstyring vil trinnet bli veldig ulineært. Dette ser en ved å betrakte $I_C$ versus $U_{BE}$ karakteristikken. For å få lav forvrengning bør en derfor

bruke et trinn som arbeider signal-messig på en liten del av sin $I_c/U_{BE}$ karakteristikk for å levere fullt spenningssving ut. Slike trinn er vist i fig. 6 og fig. 7.

Vi vil velge å benytte varianten i fig.7 da denne koplingen reduserer like harmonisk forvrengning.

For alle inngangstrinnene gjelder at det er relativt lite komplisert å arbeide med små variasjoner både mhp. $i_c/I_C$ og $u_{ce}/U_{CE}$. Dette siste reduserer forvrengning forårsaket av variasjoner i $h_{fe}$ med $u_{CE}$, variasjoner i $C_{ob}$ med $u_{ce}$. Drivertrinnet vil derimot styres fullt ut mhp. $u_{ce}/U_{CE}$. Ved å la drivertrinnet arbeide i felles base kopling vil disse ulineariteten reduseres betraktelig. Vi oppnår da også større båndbredde for dette trinnet. Dette trinnet må da drives av et FE-trinn.

Det vil være praktisk å slippe kjølestjerne på denne transistoren, dette gir i såfall, med $\theta_{ja} = 220°C$:

som betyr $U_{CE,maks}$ ved $I_C = 55$mA på 12.4V

Selve utgangstransistorene vil bli koplet som vist i fig.8. Vi har valgt å benytte et komplementært par fra General Electric, D44H11 (NPN) og D45H11 (PNP). Disse kan dissipere max. 50W, $I_{C,maks} = 10A$ (20A peak) og med en $f_T = 50$MHz ved $I_C = 0.5A$. Vi noterer også at $h_{FE}$ versus $I_C$ karakteristikken har sitt max.pkt. meget høyt, over 1A, og har ikke noe kraftig fall før over 2A.

$U_{CC}$ må velges høyere enn $U_{peak}$ slik at ikke transistorene går i metning ved klipping.

Vi vil benytte ca. ±18V. Fra SOAR-kurvene ser vi da at maksimal hvilestrøm $I_{Cq} = .35$A.

Ved å dimensjonere $R_E$ så store som mulig for å oppnå god temperaturstabilisering, men ikke større enn at ved max. strøm ut skal den transistor som “ikke leder” ligge akkurat ved $U_{BE}$ cut-in, dvs. unngå å revers-forspenne base-emitter dioden, har det vist seg å resultere i mindre forvrengning. Switche-tidene for transistorene forbedres også. Ved å velge en høy $I_{Cq}$ vil vanlig forvrengning reduseres, samt at cross-over-forvrengningen holdes på et lavt nivå. Vi har derfor valgt å legge $I_{Cq}$ på ca. 0.2A, noe lavere enn det kritiske pkt. .35A

Vi kan da sette:

Vi har at $U_{BE}$ ved $I_C = .2A$ er ca. 0.68V, og cut-in antar vi lik .4V

Vi kan da sette opp flg. likninger for kretsen i fig.8:

for det tilfelle at $I_C = I_{C,maks}$, $U_{BE1} = U_{BEq} + U_{BE}$, $U_{BE2} = 0.4$V, $U_{RE1} = I_{C,maks}R_E$ og $U_{RE2} = 0$

Ubelastet får vi $U_{BE1} = U_{BE2}$ og $U_{RE1} = U_{RE2}$. Likn.(2) blir da:

$U_{BB}$ skal være konstant uavhengig av belastningen, og vi kan derfor løse likn(2) og likn.(3) mhp. $R_E$. Vi får da $R_E = 0.12$ ohm, og velger standardverdi 0.1 ohm.

Fra databladet finner vi $h_{FE} = 110$ ved $I_C = 0.2$ A. Ut ifra kurven for $h_{FE}$ finner vi $h_{fe}$ lik 120. Med 4 ohm belastning vil utgangstransistorenes inngangsimpedans være tilnærmet lik:

Den absolutt minste verdi for drivernes belastningsmotstand er:

Dette tilfredstiller ikke de kravene vi stillte på s. om at $Z_g \ll Z_{inn}$. Vi må derfor kople emitterfølgere til å drive utgangstransistorene. Utgangstrinnet blir da som vist i fig. 9. Til drivere velger vi å benytte TO-39 kanner, transitorene er valgt 2N2219A og 2N2905A. Disse har $h_{fe}$ typ. = 150 ved $I_C$ større enn 10mA.

Utgangstransistorenes basestrøm er:

Spenningen over disse transistorene blir i samme størrelsesorden som for driverne, vi bør derfor ikke la $I_{C,maks}$ for disse bli særlig større enn 50mA. Med en hvilestrøm på ca. 20mA blir $I_{C,maks} = 42.5$mA.

Vi får for hele utgangstrinnet:

Ved utg.transistorenes maksimale kollektorstrøm, ca.20A er $h_{fe}$ for sme. redusert til ca.20. Dette gir en basestrøm på 1A, som 2N2219 akkurat vil tåle. $h_{fe}$ for denne vil da også være redusert til ca. 20, noe som gir en base-strøm på ca.50mA. (Mrk. dette gjelder kun for pulser). Maks. strøm fra driverne bør da ikke overstige 50mA, dvs. en hvilestrøm på mindre enn 25mA. Vi velger å legge den da på ca. 20mA. Vi kan derfor være forholdsvis sikre på at utgangstrinnet vil tåle kortslutning i korte øyeblikk, som for eksempel ved driving av kapasitiv belastning med signaler med stort høyfrekvensinnhold. I slike tilfelle (kapasitiv belastning, og f.eks. step-funksjon inn) vil forsterkeren i et kort øyeblikk oppfatte utgangen som klippet, dvs. intet tilbakekoplingssignal, og drivertrinnet vil åpne helt,til $I_C = 2I_{Cq}$. Denne strømmen vil bli levert til utgangstrinnet som basestrøm, utg.tr. vil forsøke å lade opp kondensatoren med all den strøm den kan levere. Sett fra kondensatorens side, vil den bli drevet fra en lavere kildeimpedans enn tilfellet ville ha vært uten negativ tilbakekopling.

For utgangstransistorene har vi at $f_T = 50$MHz og $h_{fe} = 120$. Dette gir $f_{hfe} = 420$kHz. For 2N2219 er $f_T = 300$MHz, $h_{fe} = 150$, som gir $f_{hfe} = 2$MHz. Vi ser altså at utgangens inngangsimpedans vil være -3dB ved ca.400kHz.

Dette gir en ekvivalent inngangskapasitet på:

2N2219 har videre $C_{ob} = 7$pF. Det er koplet 4 slike transistorer til dette pkt., og total kapasitet blir:

Kravene til $R_g$ blir da: så høy som mulig for å få så lav forvrengning som mulig fra drivertrinnet. Så lav som mulig for å få så høy båndbredde som mulig. Med en $R_g$ på ca. 2.5kohm blir $i_c/I_C \approx 1/10$, og grensefrekvensen:

Dersom vi i fig.1 setter $A = A_1 A_3$ og $A_2 = 1/((1+sT_1)(1+sT_2))$ blir forsterkerens transfer-funksjon:

For at dette systemet skal være kritisk eller overdempet må røttene i den karakteristiske ligningen være reelle. Dette betyr at:

Vi setter $1+AB = D$ (tilbakekoplingen) og $T_2 = T_1/k$, hvor $k$ altså er forholdet mellom polene. Vi vil da se at $T_1$ faller bort og vi får en ligning som sier at

Vi antar at $k \gg 1$ og at $D \gg 1$, noe som vil være tilfelle i praksis. Vi får da:

Vi har valgt å legge den dominerende pol på 10kHz, og vi har funnet en ny pol på 1.9MHz, dette gir $k = 190$ og vi får da at $D \leq 47.5$ dvs. 33dB. Likn.(11.5) gir at $A_{cl} = 14X$ og siden:

Inngangstrinnet

Helt i inngangen har vi valgt å benytte felt-effekt transistorer pga. den høye inngangsimpedansen, som letter konstruksjonen av inngangsnettverket (for input lag), den gode lineariteten, degenereringsmotstander er ikke nødvendig, og den enkle forspenningsmåten. Vi har tidligere valgt en komplementær kopling (fig.7). Inngangstrinnet må da også være komplementært. (En kunne også valgt en løsning som benyttet strømspeil, det ville imidlertid ikke vært noen enklere løsning.) Koplingen er vist i fig.10

$R_s$ bestemmer, avhengig av summen av $U_{gs}$ spenningene for P- og N-channel typene, strømmen gjennom inngangstrinnet. Common-mode undertrykkelsen er uavh. av $R_s$, og blir derfor meget høy. (For et bipolart inng. trinn måtte, for å få samme CMRR, konstant-strømgeneratorer med transistorer benyttes for hvert enkelt diff.trinn.)

Da steilheten i FET’ene er meget lav i forhold til bipolare transistorer, vil nødvendigvis spenningen over lastmotstanden bli tilsvarende større. FE trinnet i driverkretsen skal imidlertid bare ha noen få volt mellom forsyningsspenning og base, slik at det ikke lar seg gjøre å la FET-trinnet drive FE-trinnet direkte. Vi har derfor lagt et bipolart differensialtrinn mellom. Forenklet skjema for en halvdel blir som vist i fig.11. De etterfølgende beregninger refererer til de betegnelser som er benyttet i dette skjemaet.

Motstanden $R_{DD}$ hindrer metning av T2 ved klipping ved å begrense maksimalt spenningssving på inngangen av T2. For å få så god linearitet som mulig, samt for å få en symmetrisk utstyring om arbeidspunktet for T3/T4 bør $R_E$ være så stor som mulig, men ikke større enn at T3 ikke drives i metning ved klipping.

$R_E$ bestemmer også forsterkningen i T3/T4 trinnet, men for store verdier av $R_E$ vil forsterkningen fra inng. på T2 til utgang av T4 være relativt uavhengig av $R_E$. Forsterkningen her vil være tilnærmet lik (komplementærdriften tatt med i betraktning):

når vi setter $U_{RC} = R_E I_{C3}$, altså er A uavhengig av både $R_E$ og $R_C$.

For utgangstransistorene har vi …(fortsetter side 14)

For å få lav forvrengning bør da $U_{GS} \ll U_{GSoff}$, og fra lign. (14.1) gir dette høy $I_D$. Fra lign. (14.3) ser vi at dette også gir høy steilhet. Drain-motstanden blir følgelig også lav, noe som gir høyere cut-off frekvens på dette pkt.

Vi velger da å drive FET’ene på ca 1/3 $I_{DSS}$ slik at vi ved full overstyring av inngangstrinnet akkurat ikke når $I_{DSS}$. Dersom vi antar ingen mismatch mellom de 2 transistorene i hvert par vil alle like harmoniske kanselleres.

Vi har valgt å benytte 2N5459 (N-ch) og 2N5462 (P-ch). Vi har målt ut $I_{DSS}$ og $U_{GS}$ ved en valgt $I_D$, og beregnet $U_{GSoff}$ og $g_{fso}$ for 10 enheter av hver type. Dataene er vist i tabell 1.

Ut ifra dataene i tab.1 velger vi å benytte:

For kanal 1: N-ch. enh.nr 1 og 6, P-ch. enh. nr. 6 og 10

For kanal 2: N-ch. enh. nr 2 og 3, P-ch. enh. nr. 5 og 8

Disse har $I_{DSS}$ mellom 4 og 5mA, og vi velger da å drive dem på ca. 1.5mA. $U_{gsoff} = 2.3V$, og fra lign.(14.4) og(14.3) får vi:

Den totale råforsterkningen (lign.(12.3)) er $A_{ol}=660x$. Ved lik deling mellom de tre trinnene gir dette 8.7 x pr. trinn.

På grunn av komplementærdrivingen av utgangen vil vi her få en dobling av forsterkningen relativt til et enkelt lastet trinn, mens vi for 2.trinnet har en halvering, fordi trinnet er differensielt inn, men enkelt lastet.

Emittermotstanden i 3.trinnet blir da:

For dette trinnet har vi tidligere valgt en hvilestrøm på 20mA (side 10). Dette gir et spenningsfall over $R_E$ på 11.4 V. For å unngå metning ved full utstyring må $U_{CE}$ for T3 være større enn dette, noe som er i strid med kravet fra lign.(8.1). Vi vil også få en urimelig høy forsyningsspenning. Vi velger derfor å legge ca.3V over denne emittermotstanden:

Spenningen mellom T3’s base og $U_{cc}$ blir da:

Ved full utstyring av 2.trinnet blir:

Ved å legge emitterspenningen på T4 10V under $U_{cc}$ sikrer vi 2.6 V som $U_{CEmin}$ for T3, som er tilstrekkelig til å hindre metning.

For FE-trinnet (T3) får vi da flg. arbeidspunkt: $I_C = 20$mA $U_{CE} = 7$V. Vi får:

Med $\theta_{ja} = 220°C$, $\theta_{jc} = 60°C$ blir:

Maksimalt spenningsutsving på utgangen av 1.trinn er bestemt av tilgjengelig forsyningsspenning, spenningssving på utgang av 2.trinn pluss nødvendig $U_{CE}$ for T2 for å unngå metning av dette trinnet, og minimum $U_{DS}$ for inngangstrinnet. Inngangstrinnet kan sikres ved å tillate ca. 5V mellom drain og jord som minimum. Ved å la $U_{CEmin} = $ ca.2.5V, og siden $U_{RC}$ maks er 7.4V, blir $U_{Bmaks} = U_{cc} - 10V$.

Koplingen av inngangstrinnets utgang er vist i fig. 12. For full utstyring av trinnet kan vi sette: $I_1 = I = 3$mA, $I_2 = 0$; $U_C = 5V$, $U_B = 15V$. Dette gir at $U_{AB} = U_{BC} = 10V$, og siden $I_2=0$ må $I_{AB} = I_{BC}$, og dermed må $R_D = R_{DD} = R$.

Dette gir $R = 10$kohm, altså $R_D = R_{DD} = 10$kohm.

Differensiell last for dette trinnet blir da:

Differensiell forsterkning er da:

Fra lign.(16.1) har vi gitt at $A_3 = 33.3$ X. Vi får da at forsterkningen i 2.trinnet skal være:

Vi har nå ikke tatt hensyn til dempning som skyldes kopling mellom trinnene. Dette vil vi senere ta hensyn til ved å øke $A_2$. Vi antar foreløpig at dempningen er tilnærmelsesvis lik 1.

For andre trinnet setter vi (fig.11) $R_{Et} = R_{E2} + V_T/I_{E2} \tag{6}$

Forholdet mellom $R_C$ og $R_{Et}$ må da være $2A_2 = 6.87 \tag{7}$

Valg av strømmen i 2.dre trinn påvirkes av flg. faktorer:

Høy strøm gir: Høy grensefrekvens mellom $R_L$ og tilhørende node-kapasitet. Lav forvrengning pga. $h_{fe}$ ulineariteter i pkt. $R_L$-neste trinn, pga. lav generatorimpedans for dette trinn.

Lav strøm gir: Lav forvrengning pga. $h_{fe}$ ulinearitet i pkt. $R_D$-2.trinn, pga. av lav belastning av denne kildeimpedansen.

I dette tilfellet er ikke ulinearitet i $i_c$ versus $u_{BE}$ karakteristikken noe problem, da trinnets utstyring er låst av kravene til utnivå fra hele forsterkeren. Lign.(13.1) sier at $I_{C2}$ er omvendt proporsjonal med $R_{E2}$ for konstant A. Ulineariteten er avhengig av forholdet mellom $r_e = V_T/I_{C2}$ og $R_{E2}$, og av forholdet mellom $i_C/I_C$. Dette siste er konstant pga. valget av virkningsgrad av 3.dje trinn. Ved å betrakte systemet i fig.11, ser man at virkningsgraden av 2.re trinn er lik virkningsgraden av 3dje trinn. Det andre forholdet, $r_e/R_{E2}$, blir også konstant pga. kravet til forsterkning gitt i lign(13.1).

Inngangsimpedansen for 3.dje trinn med $h_{fe}$ for T3 lik 150 er:

Dersom vi regner $h_{fe}$ ulinearitet som like for 2.dre og 3.dje trinn, uavhengig av hvor de arbeider på $h_{fe}$ versus $i_C$ karakteristikken, og lar $h_{fe}$-forvrengningsbidraget fra hvert trinn være like, kan vi sette graden av strømstyring like for trinnene, dvs:

Fra lign.(17.7) har vi at $R_C/R_{Et} = 6.87$, vi setter inn i (2) og får:

som gir:

Antar $h_{fe2} = 300$, og får $R_{Et} = 193$ ohm. Vi får da $R_C = 6.87\times193 = 1326$ ohm, og velger standardverdi $R_C = 1k2$.

Med $C_{ob} = 7$pF for 3.dje trinn får vi cut-off frekvens ved $f = 1/(2\pi R_C C_{ob}) = 19$MHz.

Dette kan neglisjeres når vi skal analysere stabiliteten av systemet.

Vi får videre:

Dette gir $r_e = 8.4$ ohm. For å bestemme riktig verdi på $R_{E2}$ må vi nå beregne dempningen i de forskjellige trinnsammenkoplingene.

Vi setter da først opp et ekvivalent skjema for utgangstrinnet (fig.13): Pga. de lave impedansene vi opererer med kan vi se bort ifra virkningen av $h_{ob}$.

Skjemaet i fig.13a kan forenkles til det i fig.13b, hvor man vil finne:

med $r_{ed} = 26mV/20mA = 1.3$ ohm og $r_{eu} = 26mV/0.2A = 0.13$ ohm blir $R_u = 0.26$ ohm og dermed $D_u = 0.939$ ved $R_L = 4$ ohm.

Inngangsimpedansen for 2.dre trinnet blir:

som blir $D_{i2} = 0.946$

Dempningen for 3.dje trinnet blir:

For T4 (felles base trinn) blir dempningen lik:

Den totale dempningen blir derfor:

Vi kompenserer for dette ved å øke forsterkningen i 2.dre trinn:

og forholdet $R_C/R_{Et}$ blir da $2A_{2,ny} = 8.18$. Med $R_C = 1.2$kohm blir $R_{Et} = 146.7$ ohm og $R_{E2} = R_{Et} - r_e = 138.3$ ohm.

For å opprettholde 58kohm inngangsimpedans må da:

Vi har valgt å benytte BC414 (NPN) og BC416(PNP) i 2.dre trinnet, og vi må da benytte B-selektering for å tilfredstille kravet til $h_{fe}$.

Prinsipielt kan en serie-tilbakekoplet forsterker se ut som på fig.14. Forsterkningen er da lik:

hvor $B = R_s/(R_s+R_f) \tag{7}$

Dette nettverket, (B), bør være så lavimpedant som mulig for å unngå problemer med evt. kapasiteter på ÷ inngangen. Vi har at maks. utspenning er 15.5V, og det er praktisk å benytte 1/4W motstandere. Minste verdi for $R_f + R_s$ blir da:

Lign. 6 kan omformes til:

Med de verdier vi tidligere har funnet for $A_{ol}$ og $A_{cl}$ blir $B = 72.5\times10^{-3}$. Lign. 7 kan omformes til:

Vi velger da $R_f = 1.3$kohm, og vil da få $R_s = 100$ ohm. (Fig. 14, se side 20 over, viser det seriekoplede tilbakekoplingsnettverket.)

Siden det 2.dre trinnet er differensielt inn og enkelt lastet vil transfer-karakteristikken ha 2 poler og ett nullpkt. Dersom vi antar at trinnet drives fra to uavhengige generatorer med lik kildeimpedans, og hvis generatorspenninger er i nøyaktig motfase, vil nullpunktet ligge en oktav over første polpunkt.

Vi setter generatorimpedansen lik $R_D'$, for begge generatorer. Den belastede delens inngangskapasitet er da:

Med $C_{ob} = 5$pF, og $A_2=4.09$ blir $C_i = 46$pF. For den andre siden blir $C_i = C_{ob} = 5$pF.

Første pol blir da på $f = 1$MHz, andre pol 9x høyere, og nullpkt. på ca.2MHz. Ved å legge inn en kondensator tvers over den differensielle inngangen kan virkningen av dette minimeres, og vi får da en fast cut-off frekvens lavere ned. Ved å betrakte fig.3 og fig.4, ser man at denne cut-off-frekvensen er kalt $f_z$.

Vi har valgt å benytte $C=100$pF, som gir en $f_z=239$kHz. Inngangsnettverket $A_0$ skal da inneholde en pol på 10kHz og et nullpkt. på 239kHz. For å få en definert pol på 10kHz legger vi en seriemotstand inn på inngangen. Blokkskjematisk løsning er vist i fig. 15.

Nettverkets polpkt er:

Nettverkets nullpkt: $f_n = 1/(2\pi C R_z) \tag{4}$

Vi får da $f_n/f_p = 23.9 = (R_i+R_f B+R_z)/R_z \tag{5}$

som gir $R_z = (R_i+R_f B)/(1-f_n/f_p) \tag{6}$

Vi velger $R_i = 10$kohm og får da $R_z = 440$ ohm, $C = 1.5$nF

Forspenningen av 2.dre trinnet er vist i fig.16. $U_D$ er drain-spenningen på inngangstrinnet som er lik 10V i hvilestilling.

Spenningen over $R_E$ er: $U_{RE} = I_{C2}R_E = 0.45$ V, $U_{BE} \approx 0.55$V

Spenningen over $R_K$ blir da: $U_{RK} = 2U_D - 2(U_{BE}+U_{RE}) = 18$V

Strømmen gjennom $R_K$ er lik $2I_{C2} = 2\times3.1$mA$=6.2$mA. $R_K$ blir da 3.0k.

I fig.9 er det markert at vi skal ha en viss forspenning $U'_{bb}$, av utgangstrinnet. Dette for at transistorene skal forspennes til kl.AB drift. I fig.17 er denne forspenningskretsen vist. Transistoren monteres slik at den er i termisk kontakt med kjøleribben, og den vil dermed justere forspenningen i takt med reduksjon/økning av utgangstransistorenes base-emitterspenninger som funksjon av temperaturvariasjoner. Vi har valgt å benytte en Darlington-transistor til dette (MPSA-12), slik at transistorens base-strøm ikke skal påvirke forspenningen. Trimmepotensiometeret gjør at man kan justere forspenningen til den ønskede tomgangstrøm i utgangen er oppnådd. Potensiometeret er koplet slik at ved mekanisk svikt i viperen, dvs. viperen mister kontakt med kullbanen, noe som lett kan skje med ikke-innkapslede potensiometere ved mekanisk berøring, vil forspenningen synke, og dermed tomgangsstrømmen reduseres, slik at ikke utgangen ødelegges.

$U_{BE}$ for Darlington-transistoren er regnet lik 1.2V. Nominell $U'_{bb}$ er lik $4\times0.65V = 2.6V$. Maksimal variasjon av $U'_{bb}$ valgt lik ±0.5V. Vi kan sette:

Med $R_2$ lik 1kohm (mest/best tilgjengelige verdi) blir $I=923\mu A$

Med $R_2$ lik 1kohm gir dette $R_3 = 820$ ohm. Vi får da:

Vi har nevnt tidligere at utgangstrinnet må ha en høyere forsyningsspenning enn “normalt”, for å unngå å gå i metning ved klipping. Vi har derfor lagt $U_{cc}$ for utgangstrinnet på ±18V.

Vi har fra tidligere at hvilestrømmen $I_q=0.2$A. Vi har tidligere valgt å benytte små verdier for emittermotstandene (s. 9). Dette gir at vi ikke vil få en klart definert overgang mellom klasse A drift og klasse B drift. Fig.18 b og c viser dette. Vi må likevel anta at vi har en definert overgang for å kunne beregne effekttapet. Det virkelige effekttapet vil sannsynligvis være noe større.

Så lenge forsterkeren arbeider i klasse A området vil utgangen fungere som to parallell-koplede transistorer, det betyr at strømmen gjennom hver av dem er halv-parten av strømmen gjennom lasten. Da det er komplementærdrift er det absoluttverdien av strømmen gjennom transistorene som er like, og strømmene er motsatt rettede.

I klasse B området vil transistorene vekselvis sperre og lede, slik at strømmen gjennom hver av dem er lik strømmen gjennom lasten i lede-fasen. Dette er også vist i fig. 19.

Vi får da at så lenge forsterkeren arbeider i klasse A, dvs. $I_p \leq 2I_q$ er tilført effekt konstant:

Dissipert effekt er: $P_D = P_T - P_{ut} \tag{3}$

For klasse AB drift vil signalstrømmen gjennom transistorene se ut som på fig.19, når $U_{ut}(\omega t) = U\sin(\omega t)$

Vi får fra fig.19 5 funksjoner for strømmen:

Overgangspkt. $a_1$ får vi når $I_{T1}=2I_q$, som gir $I_q=\tfrac{1}{2}I_p\sin\phi$, og $\sin\phi_{a1}=2I_q/I_p$.

Vi setter $a_1=a$, og får:

Vi ser da fra fig.19 at $a_1 = a$, $a_2 = \pi-a$, $a_3=\pi+a$, $a_4=2\pi-a$.

$a$ er med andre ord en vinkel vi kan betegne som overgangsvinkelen mellom klasse A og klasse B. Tilført strøm er da:

Ved å sette inn for $I_T(\phi)$, lign. 4-8, og løse det bestemte integralet vil vi få:

Tilført effekt er nå: $P_T = 2U_{cc}I_{DC} \tag{12}$

og dissipert effekt er: $P_D = P_T - P_{ut} \tag{3}$

Vi har beregnet effekttapet som funksjon av utgangseffekten og kurver for dette er vist i fig. 20 og fig. 21, for henholdsvis 4 og 8 ohms belastning.

Fra fig. 24 kan vi sette:

Virkningen av $r_{ed}$ kan neglisjeres, $r_{eu}$ vil reduseres sterkt ved de strømmene det er snakk om, og vi vil kun sitte igjen med kontaktmotstandene, de ohmske motstandene, i transistoren, vi lar disse være tilnærmet lik 0.1 ohm, det samme som $r_e$ ved hvilestrømmen. Dette gir:

Vi har altså fått noe mindre (20%) utgangseffekt enn hva vi hadde ønsket opprinnelig (side 3). Vi har utført alle målinger på forsterkeren som den er, da utgangseffekten likevel er så nær 15W resp.30W. Det er heller ikke særlig sannsynlig at en økning i utgangsspenningen med 1.5 til 2V vil forandre spesifikasjonene noe av betydning. For å øke utgangseffekten må zenerdioden som er spenningsreferanse for T4 økes til ca. 17V. Dette er ikke standardverdi, så vi må i tilfelle benytte en 18V zener, f.eks. type 1N4746. Vi må også øke forsyningsspenningen med ca 2V for at ikke T3 skal kunne gå i metning. Dette gir at $R_K$ i fig. 16 må økes med ca. 20%, til 3.6kohm, for at det skal gå samme strøm i 2.dre trinnet.

Vi har tidligere funnet at utgangsimpedansen av forsterkeren (side 19) er på 0.26 ohm. Dette er beregnet uten tilbakekopling, og vi har funnet at beta-faktoren er på $72.5\times10^{-3}$, og råforsterkningen lik 660x, altså er tilbakekoplingen lik $D = 1 + A_{ol}B = 48.9$x. I fig. 25 er et ekvivalentskjema for utgangen med tilbakekopling vist.

Utgangsimpedansen ved lave frekvenser er altså lik $R_{cl} = R_{ut}/D = 5.3$ mohm (milli-ohm). I og med at tilbakekoplingen reduseres fra $f_{ol}$ lik 10kHz, gir dette at utgangsimpedansen må stige, altså er den induktiv.

Og, $L = R_{cl}/(2\pi f_{ol}) = 84$ nH.

Dersom vi belaster forsterkeren rent kapasitivt vil vi kunne introdusere poler i transfer-karakteristikken som kan gjøre forsterkeren ustabil.

For å redusere mulighetene for dette, har vi lagt inn en seriemotstand lik forsterkerens open-loop utgangsimpedans etter pkt. hvor tilbakekoplingen er hentet, og altså i serie med lasten.

For 8 ohm last gir dette ytterligere 6% reduksjon i utgangseffekten, altså til 11.5 W.

Både på kretsskjemaet og på printkortet er det satt inn 2 regulatorer, bestående av en zenerdiode, motstand og transistor, som er tenkt benyttet ved bruk av utvendig uregulert strømforsyning. Kretsen er markert med stiplet omkrets på kretsskjemaet. Under alle målingene er det benyttet regulerte strømforsyninger utvendig, og vi har derfor ikke benyttet disse nevnte regulatorene.

Det endelige kretsskjemaet er vist i fig. 26, kretsskjemaet med komponentverdier i fig. 27, stykkliste i tabell 2, skjema med komponentnummer i fig. 28, skjema med arbeidspunkter i fig. 29. Komponentplassering for printkortet er vist i fig. 30.

Del III — Målinger og konklusjon

Målinger

Forvrengning, utgangseffekt

Til disse målingene benyttet vi en Sound Technology 1710A, som oscillator og voltmeter, og en HP 3580A spektrum analysator for å måle forvrengningsproduktene. Vi benyttet regulerte strømforsyninger for både ±25V og ±18V. Ett wattmeter med innebygd kunstlast, 8 ohm, ble benyttet som last. Utgangseffekten er omregnet fra den målte utgangsspenningen. Vi har målt ved frekvensene 1000Hz og 10kHz. Siden forsterkeren er DC-koplet har vi ikke målt ved lavere frekvenser enn 1000Hz. Vi har definert maksimalt utgangssving som den spenning hvor THD blir større enn 0.2%.

Forvrengning er oppgitt for 2.dre og 3.dje harmoniske i dB under grunntonen, samt som THD, hvor THD i % er lik:

Utgangsimpedansen er målt ved 1kHz og 10kHz, etter flg. formel hvor $U_g$ er utgangsspenning uten belastning og $U_l$ er utgangsspenning med 8 ohm belastning, inngangsspenningen holdt konstant:

Støy

Signal/støy forholdet er målt med kortsluttet inngang, med ST 1710A som voltmeter. Vi benyttet de innebygde 18dB/okt. filtrene ved 400Hz (høypass) og 30kHz (lavpass). Signal/støy forholdet er referert til maks. utgangssving (rms) ved 8 ohm last.

Frekvensegenskaper

Vi har benyttet et firkantsignal og målt stigetiden på dette. Ut ifra dette har vi beregnet -3dB punktet etter formelen:

Vi har videre målt utgangssving ved f=1MHz (uten last) og beregnet slew-rate fra formelen:

Resultater

Utgangseffekt, f=1kHz, THD = 0.2%, $R_L$ = 8 ohm: 11.0W

Forvrengning, f=1kHz, $U_{ut}$ 1 dB under klipping (11W), dvs.8.3V ut

Målt ved 3dB under maks.utg.eff., dvs. $U_{ut}$ = 6.6V (5.5W). Ingen forvrengningsprodukter over -90dB som er spektrumanalysatorens oppløsning. Dette gir THD mindre enn 0.0045%. Uten belastning finner vi ikke målbar forvrengning opp til 9V rms ut.

Forvrengning ved f=10kHz, Utgangsspenning -3dB under maks. ut, dvs. ved halv effekt:

Ubelastet finner vi ikke målbar forvrenging opp til 9V rms ut.

Utgangsimpedans, 1kHz og 10kHz, $U_g$ = 6.8V $U_l$=6.57V $R_l$=8 ohm

Støy: På utgangen målt til 43 µV. Signal/støy forholdet ref. 9.4V ut: -106.8 dB

Stigetiden er ikke avhengig av utgangsnivå, og er lik:

• Stigetid: 0.65 µS
• Frekvensområde: 540kHz

Forsterkeren leverte fullt utgangssving ved f=1MHz, dvs. 13.5V peak, som gir slew-rate: 85 V/µS

Full utgangseffekt fikk vi ved $U_{ut}$ = 9.4V rms, vi hadde da $U_{inn}$ = 0.72 V rms

Forsterkning: 13.0 x; 22.3 dB

Om resultatene

Under arbeidet med forsterkeren er det et par ting som vi tok noe for lett på til å begynne med. Vi var litt for optimistiske når vi la ut kretskortet, og rett og slett “glemte” avkoplingskondensatorene, C4 - C7. Disse er derfor montert med ledninger på undersiden av kretskortet. Uten disse oscillerte forsterkeren ved klipping.

Valg av referansespenningen for felles-base trinnene gikk også noe fort, og resulterte i noe redusert utgangseffekt. Vi har imidlertid vist på side 26 hvordan utgangseffekten kan økes til de spesifiserte 15W i 8 ohm. Vi har ikke hatt tid til å gjøre dette på den innleverte enheten.

På de andre punktene, spesifikasjonene er kravene mer enn oppfylt. Forvrengningsspesifikasjonene ligger under alle forhold bedre enn 1 til 6. Både med og uten belastning fant vi ikke avlesbar forvrengning ved 1 og 10kHz ved alle nivåer opp til ½ effekt. Spektrumanalysatorens oppløsning er 90dB, dvs. THD under 0.003%! Tilbakekoplingen på forsterkerne er ca. 34dB, 50 X, som er lavt i forhold til hva som vanligvis benyttes for å oppnå såvidt lave forvrengningsdata.

Signal/støy forholdet er 26dB bedre enn hva vi spesifiserte til å begynne med.

Frekvensegenskapene er omtrent som beregnet. Firkantresponsen er uten"overshoot" og ringing, dvs. at tilbakekoplingssystemeet er overdempet.

Vi har belastet forsterkeren med kondensatorer i størrelsesorden 0.1uF til 1uF, med kun kontrollert høyfrekvent ringing som resultat.

Forsterkeren klipper noe usymmetrisk, som følge av noe forskjellige zenerspenninger på D1 og D2. Den henter seg ut av klipping, ved 1dB overstyring, 12%, på under 3uS. Gjenhentingen skjer uten kraftig etterringing, som er svært vanlig for forsterkere med høy båndbredde.

Forsterkerens slew-rate er målt uten belastning, for å unngå innvirkning fra induktansen i tilledningene til utgangstrinnet. Det vi er interessert i ved måling av slew-rate er å undersøke om forsterkeren har interne oppladingsproblemer. Vi har ikke greid å få forsterkeren til å gå i såkalt “slew-rate limiting”, dvs. at flankene på signalet blir rette, og stiger saktere enn inngangssignalet.

(Side 31 avsluttes med målinger av blokkforsterkningen for høyre og venstre kanal, gjengitt i fig. 31, og rapportens signatur:)

Oslo, 30/5-79 kl.01.15

The School Amplifier — Practical Year Project (1979)

Norwegian original

Practical year project by Øistein Klevhus and Terje Sandstrøm, OIH 79 2TA. LF stereo power amplifier.

Full English translation of the original 1979 report, translated directly from the Norwegian transcription. Diagrams and schematics are cropped from the same scans shown in full on the Norwegian page, with the surrounding Norwegian prose cropped out since it’s already translated below (component labels inside the diagrams themselves are left as originally drawn). The formulas are set with MathJax for readability but follow the original’s notation.

Introduction

On how the project was carried out

Part I of the assignment covers pages 3 to 27, with accompanying figures and tables. Part III of the assignment covers pages 28 to 31.

Part II of the assignment, the PCB layout, is shown in fig. 30. The amplifier itself is mounted on a chassis plate with a shared cooling fin for both channels, mounted at the rear. The circuit boards are fixed to the chassis plate with spacers. All connections to the circuit board are brought out to a terminal block mounted on the front of the chassis plate. The power supply wiring is shared between both channels, while the ground connections are separate.

Under the project goals we mentioned investigating the significance of complementary driving of the output transistors with respect to linearity, and the significance of voltage-driving the output transistors is treated theoretically on pages 7 to 12, within the analysis of the output stage. Comments on these same topics are also scattered throughout the report. There are comments specifically on this in Part III too, on the significance of this for the final result.

Work on the amplifier, and especially writing this report, has taken longer than we had budgeted for at the outset. We have therefore not included as many measurement results as we would have liked. The trend in the measurements we have taken is, however, positive enough that the project’s goals must be considered met.

Part I — Theory and Design

Project goals

We want an output power of 15W into an 8 ohm load, but will also take a 4 ohm load into account.

$P_{ut} = 15W$ at $R_L = 8$ ohm gives:

If we disregard losses in the output, the power into 4 ohm should be 30W. This gives:

The maximum output swing becomes:

This gives an rms voltage of:

We further want an input sensitivity corresponding to 0 dBm, which gives $U_{inn} = 0.775\text{ V}_{rms}$. The gain then becomes:

TIM - DIM - SID

Transient InterModulation, Dynamic InterModulation, and Slewing Induced Distortion are closely related concepts describing how high-frequency distortion can arise in certain cases in feedback amplifiers.

Fig. 1 shows a general model for feedback amplifiers. A1 represents all amplifying stages ahead of the compensation network A2, which determines the amplifier’s dominant open-loop-gain pole. A3 represents all amplifying stages after the compensation network. B is the feedback network, which in this case we treat as frequency-independent.

$U_{inn}$ is the input signal, $U_{ut}$ is the output signal, $U_f$ is the fed-back signal, which is: $U_f = U_{ut} B \tag{1}$

$U_e$ is the error signal, which is: $U_e = U_{inn} - U_f \tag{2}$

$U_{ut}(s) = U_e A_1 A_2 A_3$ where $\tag{3}$

A1 and A2 are frequency-independent while $A_2(s) = 1/(1+sT) \tag{4}$

fol and compensation

Further, $f_{ol} = 1/(2\pi T) \tag{1}$

We can see from the Bode plots in fig. 2 that the error signal $U_e$ rises from $f_{ol}$. If the input signal is strong enough and the frequency higher than $f_{ol}$, A1 can therefore be driven so hard that it becomes nonlinear (DIM/SID), and in extreme cases the signal can be clipped in A1 (TIM). One way this problem can be minimized is by placing $f_{ol}$ relatively high; we have therefore chosen to place it at 10kHz.

We will additionally use “input-lag” compensation, together with the usual 2-stage compensation. The system is shown in fig. 3 and the Bode plots in fig. 4.

We then have that:

This means the input stage is not driven harder in the region between $f_{ol}$ and $f_z$. By placing $f_z$ higher than the highest possible input frequency, the potential for DIM/SID should be minimal.

Clipping

In an amplifier with negative feedback, all nonlinear distortion is reduced by a factor equal to the feedback. This also applies to clipping. That means the amplifier’s error signal, $U_e$ in fig. 1, will contain the clipped portion of the output signal. Since it is not physically possible for the amplifier to correct for the clipping, this means that the stage which determines the clipping level is driven into saturation immediately. The other stages are driven nonlinearly and, given a strong enough input signal, into saturation or cut-off. Saturation means the transistor’s current gain is reduced toward 1. The stage driving it must then have sufficient current reserves to be able to drive this stage out of clipping reasonably fast (overload recovery time). The output stage should therefore not be allowed to be driven into clipping, i.e. into saturation, since this delivers too much current and therefore requires correspondingly high base current to turn on. We will therefore let the drivers determine the clipping level. The downside is that we get extra power dissipation in the output, i.e. reduced efficiency.

The output stage

The output stage must be able to operate at very high frequencies. This means the output stage must be voltage-driven, i.e. driven from a low impedance, $Z_g \ll Z_{inn}$. This means the emitter follower gets a corner frequency closer to $f_\alpha$ than $f_\beta$.

To get a simple assembly we want to use TO-39 cans as drivers, with an optional cooling star. TO-39 transistors typically have $P_{c,max} = 3W$ at $T_c = 25°C$, and a $\theta_{jc} = 60°C/W$, $T_{j,max} = 200°C$.

A standard cooling star for TO-39 typically has $\theta_{sa} = 50°C/W$. Maximum ambient temperature is usually taken as $50°C$. We then get:

when we assume $\theta_{cs} \ll \theta_{jc} + \theta_{sa}$

For now we assume the gain in the output stage is approximately equal to 1, so $U_{CE}$ for the drivers must equal $U_{peak}$, i.e. 15.5V (eq. 3.3). This gives the absolute maximum current:

For linearity reasons we want the quiescent current in the stage to be substantially larger than the maximum load current. (This is explained further later.) This means we can treat $I_C$ as constant.

The SOAR curves for a typical TO-39 (2N2219) and eq. 3 give us $I_{C,max} = 55$mA before second breakdown. The chosen $I_C$ should also not be so large that the output transistors can be driven above their $I_{C,max}$.

A standard FE-coupled stage (fig. 5) can be characterized by the fact that the stage must double its current relative to the quiescent current, and reduce it to near zero, to get the full voltage swing at the output. At full drive the stage becomes very nonlinear. This can be seen by considering the $I_C$ versus $U_{BE}$ characteristic. To get low distortion, one should therefore

use a stage that operates, signal-wise, over a small portion of its $I_c/U_{BE}$ characteristic in order to deliver the full voltage swing. Stages like this are shown in fig. 6 and fig. 7.

We will choose to use the variant in fig. 7, since this configuration reduces even-harmonic distortion.

For all the input stages it holds that it is relatively uncomplicated to work with small variations both with respect to $i_c/I_C$ and $u_{ce}/U_{CE}$. The latter reduces distortion caused by variations in $h_{fe}$ with $u_{CE}$, and variations in $C_{ob}$ with $u_{ce}$. The driver stage, on the other hand, will be fully driven with respect to $u_{ce}/U_{CE}$. By letting the driver stage operate in a common-base configuration, these nonlinearities are considerably reduced. We also gain greater bandwidth for this stage. This stage must then be driven by an FE-stage.

It will be practical to omit a cooling star on this transistor; in that case, with $\theta_{ja} = 220°C$:

which means $U_{CE,max}$ at $I_C = 55$mA is 12.4V

The output transistors themselves will be connected as shown in fig. 8. We have chosen to use a complementary pair from General Electric, D44H11 (NPN) and D45H11 (PNP). These can dissipate max. 50W, $I_{C,max} = 10A$ (20A peak), and have an $f_T = 50$MHz at $I_C = 0.5A$. We also note that the $h_{FE}$ versus $I_C$ characteristic has its maximum point very high, above 1A, and does not fall off sharply until above 2A.

$U_{CC}$ must be chosen higher than $U_{peak}$ so that the transistors do not go into saturation when clipping.

We will use approx. ±18V. From the SOAR curves we see that the maximum quiescent current $I_{Cq} = .35$A.

By dimensioning $R_E$ as large as possible to achieve good temperature stabilization, but not larger than that at maximum output current the transistor that “is not conducting” sits right at $U_{BE}$ cut-in — i.e. avoiding reverse-biasing the base-emitter diode — this has been shown to result in less distortion. The switching times of the transistors are also improved. Choosing a high $I_{Cq}$ reduces ordinary distortion, and also keeps crossover distortion at a low level. We have therefore chosen to set $I_{Cq}$ at approx. 0.2A, somewhat lower than the critical point of .35A.

We can then set:

We have that $U_{BE}$ at $I_C = .2A$ is approx. 0.68V, and we assume cut-in equal to .4V

We can then set up the following equations for the circuit in fig. 8:

for the case where $I_C = I_{C,max}$, $U_{BE1} = U_{BEq} + U_{BE}$, $U_{BE2} = 0.4$V, $U_{RE1} = I_{C,max}R_E$ and $U_{RE2} = 0$

Unloaded we get $U_{BE1} = U_{BE2}$ and $U_{RE1} = U_{RE2}$. Eq. (2) then becomes:

$U_{BB}$ must be constant regardless of loading, so we can solve eq. (2) and eq. (3) for $R_E$. We get $R_E = 0.12$ ohm, and choose the standard value 0.1 ohm.

From the datasheet we find $h_{FE} = 110$ at $I_C = 0.2$ A. From the curve for $h_{FE}$ we find $h_{fe}$ equal to 120. With a 4 ohm load, the output transistors’ input impedance will be approximately equal to:

The absolute minimum value for the drivers’ load resistance is:

This does not satisfy the requirement we set earlier that $Z_g \ll Z_{inn}$. We must therefore couple emitter followers to drive the output transistors. The output stage then becomes as shown in fig. 9. For drivers we choose to use TO-39 cans; the transistors chosen are 2N2219A and 2N2905A. These have $h_{fe}$ typ. = 150 at $I_C$ greater than 10mA.

The output transistors’ base current is:

The voltage across these transistors will be of the same order of magnitude as for the drivers, so we should not let $I_{C,max}$ for these become much larger than 50mA. With a quiescent current of approx. 20mA, $I_{C,max}$ becomes 42.5mA.

For the whole output stage we get:

At the output transistors’ maximum collector current, approx. 20A, $h_{fe}$ for these is reduced to approx. 20. This gives a base current of 1A, which the 2N2219 will just about tolerate. $h_{fe}$ for this one will then also be reduced to approx. 20, which gives a base current of approx. 50mA. (Note: this only applies to pulses.) The maximum current from the drivers should therefore not exceed 50mA, i.e. a quiescent current of less than 25mA. We choose to set it at approx. 20mA. We can therefore be reasonably confident that the output stage will tolerate short-circuit for brief moments, such as when driving a capacitive load with signals containing a lot of high-frequency content. In such cases (capacitive load, and e.g. a step function input) the amplifier will, for a brief moment, perceive the output as clipped, i.e. no feedback signal, and the driver stage will open fully, up to $I_C = 2I_{Cq}$. This current will be delivered to the output stage as base current; the output stage will attempt to charge the capacitor with all the current it can deliver. Seen from the capacitor’s side, it will be driven from a lower source impedance than would have been the case without negative feedback.

For the output transistors we have $f_T = 50$MHz and $h_{fe} = 120$. This gives $f_{hfe} = 420$kHz. For the 2N2219, $f_T = 300$MHz, $h_{fe} = 150$, which gives $f_{hfe} = 2$MHz. We see, then, that the output’s input impedance will be -3dB at approx. 400kHz.

This gives an equivalent input capacitance of:

The 2N2219 further has $C_{ob} = 7$pF. Four such transistors are connected to this point, and the total capacitance becomes:

The requirements on $R_g$ are then: as high as possible to get as low distortion as possible from the driver stage. As low as possible to get as high bandwidth as possible. With an $R_g$ of approx. 2.5kohm, $i_c/I_C \approx 1/10$, and the corner frequency:

If in fig. 1 we set $A = A_1 A_3$ and $A_2 = 1/((1+sT_1)(1+sT_2))$, the amplifier’s transfer function becomes:

For this system to be critically damped or overdamped, the roots of the characteristic equation must be real. This means:

We set $1+AB = D$ (the feedback) and $T_2 = T_1/k$, where $k$ is thus the ratio between the poles. We then see that $T_1$ drops out and we get an equation which says that

We assume $k \gg 1$ and $D \gg 1$, which will be the case in practice. We then get:

We have chosen to place the dominant pole at 10kHz, and we have found a new pole at 1.9MHz; this gives $k = 190$ and we then get $D \leq 47.5$, i.e. 33dB. Eq. (11.5) gives $A_{cl} = 14X$ and since:

The input stage

Right at the input, we have chosen to use field-effect transistors, because of the high input impedance, which eases the design of the input network (for input lag), the good linearity, the fact that degeneration resistors are not necessary, and the simple biasing method. We have previously chosen a complementary configuration (fig. 7). The input stage must then also be complementary. (A solution using a current mirror could also have been chosen; however, it would not have been any simpler a solution.) The configuration is shown in fig. 10.

$R_s$ determines, depending on the sum of the $U_{gs}$ voltages for the P- and N-channel types, the current through the input stage. The common-mode rejection is independent of $R_s$, and is therefore very high. (For a bipolar input stage, to get the same CMRR, constant-current generators with transistors would have to be used for each individual differential stage.)

Since the transconductance in the FETs is very low compared to bipolar transistors, the voltage across the load resistor will necessarily become correspondingly larger. The FE stage in the driver circuit, however, should only have a few volts between the supply voltage and the base, so that it is not feasible to let the FET stage drive the FE stage directly. We have therefore inserted a bipolar differential stage in between. A simplified diagram for one half is shown in fig. 11. The calculations that follow refer to the notation used in this diagram.

The resistor $R_{DD}$ prevents saturation of T2 during clipping by limiting the maximum voltage swing at the input of T2. To get as good linearity as possible, and a symmetrical drive around the operating point for T3/T4, $R_E$ should be as large as possible, but not larger than that T3 is not driven into saturation when clipping.

$R_E$ also determines the gain in the T3/T4 stage, but for large values of $R_E$ the gain from the input of T2 to the output of T4 will be relatively independent of $R_E$. The gain here will be approximately equal to (taking the complementary drive into account):

when we set $U_{RC} = R_E I_{C3}$, so A is independent of both $R_E$ and $R_C$.

For the output transistors we have …(continued on page 14)

To get low distortion, we then want $U_{GS} \ll U_{GSoff}$, and from eq. (14.1) this gives a high $I_D$. From eq. (14.3) we see that this also gives high transconductance. The drain resistor consequently also becomes low, which gives a higher cut-off frequency at this point.

We therefore choose to drive the FETs at approx. 1/3 $I_{DSS}$, so that at full overdrive of the input stage we just barely don’t reach $I_{DSS}$. If we assume no mismatch between the 2 transistors in each pair, all matching harmonics will cancel.

We have chosen to use the 2N5459 (N-ch) and 2N5462 (P-ch). We have measured $I_{DSS}$ and $U_{GS}$ at a chosen $I_D$, and calculated $U_{GSoff}$ and $g_{fso}$ for 10 units of each type. The data is shown in table 1.

Based on the data in table 1, we choose to use:

For channel 1: N-ch. units no. 1 and 6, P-ch. units no. 6 and 10

For channel 2: N-ch. units no. 2 and 3, P-ch. units no. 5 and 8

These have $I_{DSS}$ between 4 and 5mA, and we choose to drive them at approx. 1.5mA. $U_{gsoff} = 2.3V$, and from eq. (14.4) and (14.3) we get:

The total open-loop gain (eq. (12.3)) is $A_{ol}=660x$. Splitting this equally between the three stages gives 8.7x per stage.

Because of the complementary drive of the output, we here get a doubling of the gain relative to a single loaded stage, while for the 2nd stage we have a halving, because the stage is differential in but singly loaded.

The emitter resistor in the 3rd stage then becomes:

For this stage we have previously chosen a quiescent current of 20mA (page 10). This gives a voltage drop across $R_E$ of 11.4 V. To avoid saturation at full drive, $U_{CE}$ for T3 must be larger than this, which conflicts with the requirement from eq. (8.1). We would also get an unreasonably high supply voltage. We therefore choose to place approx. 3V across this emitter resistor:

The voltage between T3’s base and $U_{cc}$ then becomes:

At full drive of the 2nd stage, this becomes:

By placing the emitter voltage of T4 10V below $U_{cc}$, we ensure 2.6 V as $U_{CEmin}$ for T3, which is sufficient to prevent saturation.

For the FE-stage (T3) we then get the following operating point: $I_C = 20$mA, $U_{CE} = 7$V. We get:

With $\theta_{ja} = 220°C$, $\theta_{jc} = 60°C$, this becomes:

The maximum voltage swing at the output of the 1st stage is determined by the available supply voltage, the voltage swing at the output of the 2nd stage plus the $U_{CE}$ needed for T2 to avoid saturating this stage, and the minimum $U_{DS}$ for the input stage. The input stage can be secured by allowing approx. 5V between drain and ground as a minimum. Letting $U_{CEmin} = $ approx. 2.5V, and since $U_{RC}$ max is 7.4V, $U_{Bmax} = U_{cc} - 10V$.

The coupling of the input stage’s output is shown in fig. 12. For full drive of the stage we can set: $I_1 = I = 3$mA, $I_2 = 0$; $U_C = 5V$, $U_B = 15V$. This gives $U_{AB} = U_{BC} = 10V$, and since $I_2=0$, $I_{AB} = I_{BC}$ must hold, and thus $R_D = R_{DD} = R$.

This gives $R = 10$kohm, i.e. $R_D = R_{DD} = 10$kohm.

The differential load for this stage then becomes:

The differential gain is then:

From eq. (16.1) we are given that $A_3 = 33.3$ X. We then get that the gain in the 2nd stage must be:

We have not yet taken into account the attenuation caused by the coupling between stages. We will account for this later by increasing $A_2$. For now we assume the attenuation is approximately equal to 1.

For the second stage we set (fig. 11) $R_{Et} = R_{E2} + V_T/I_{E2} \tag{6}$

The ratio between $R_C$ and $R_{Et}$ must then be $2A_2 = 6.87 \tag{7}$

The choice of current in the 2nd stage is influenced by the following factors:

High current gives: high corner frequency between $R_L$ and the associated node capacitance. Low distortion due to $h_{fe}$ nonlinearities at the point $R_L$-next stage, due to low generator impedance for this stage.

Low current gives: low distortion due to $h_{fe}$ nonlinearity at the point $R_D$-2nd stage, due to the low loading of this source impedance.

In this case, nonlinearity in the $i_c$ versus $u_{BE}$ characteristic is not a problem, since the stage’s drive level is locked by the output-level requirements of the whole amplifier. Eq. (13.1) says that $I_{C2}$ is inversely proportional to $R_{E2}$ for constant A. The nonlinearity depends on the ratio between $r_e = V_T/I_{C2}$ and $R_{E2}$, and on the ratio between $i_C/I_C$. The latter is constant because of the chosen efficiency of the 3rd stage. By considering the system in fig. 11, one sees that the efficiency of the 2nd stage equals the efficiency of the 3rd stage. The other ratio, $r_e/R_{E2}$, also becomes constant because of the gain requirement given in eq. (13.1).

The input impedance for the 3rd stage, with $h_{fe}$ for T3 equal to 150, is:

If we treat the $h_{fe}$ nonlinearity as equal for the 2nd and 3rd stages, regardless of where they operate on the $h_{fe}$ versus $i_C$ characteristic, and let the $h_{fe}$ distortion contribution from each stage be equal, we can set the degree of current drive equal for the stages, i.e.:

From eq. (17.7) we have $R_C/R_{Et} = 6.87$; inserting into (2) gives:

which gives:

Assuming $h_{fe2} = 300$, we get $R_{Et} = 193$ ohm. We then get $R_C = 6.87\times193 = 1326$ ohm, and choose the standard value $R_C = 1k2$.

With $C_{ob} = 7$pF for the 3rd stage, we get the cut-off frequency at $f = 1/(2\pi R_C C_{ob}) = 19$MHz.

This can be neglected when analyzing the stability of the system.

We further get:

This gives $r_e = 8.4$ ohm. To determine the correct value for $R_{E2}$ we now need to calculate the attenuation in the different stage couplings.

We first set up an equivalent diagram for the output stage (fig. 13): because of the low impedances we are working with, we can disregard the effect of $h_{ob}$.

The diagram in fig. 13a can be simplified to the one in fig. 13b, where one finds:

with $r_{ed} = 26mV/20mA = 1.3$ ohm and $r_{eu} = 26mV/0.2A = 0.13$ ohm, $R_u = 0.26$ ohm and thus $D_u = 0.939$ at $R_L = 4$ ohm.

The input impedance for the 2nd stage becomes:

which becomes $D_{i2} = 0.946$

The attenuation for the 3rd stage becomes:

For T4 (common-base stage), the attenuation equals:

The total attenuation therefore becomes:

We compensate for this by increasing the gain in the 2nd stage:

and the ratio $R_C/R_{Et}$ then becomes $2A_{2,new} = 8.18$. With $R_C = 1.2$kohm, $R_{Et} = 146.7$ ohm and $R_{E2} = R_{Et} - r_e = 138.3$ ohm.

To maintain a 58kohm input impedance, we then need:

We have chosen to use the BC414 (NPN) and BC416 (PNP) in the 2nd stage, and must therefore use B-selection to satisfy the $h_{fe}$ requirement.

In principle, a series-feedback amplifier can look like fig. 14. The gain is then equal to:

where $B = R_s/(R_s+R_f) \tag{7}$

This network (B) should be as low-impedance as possible, to avoid problems with any capacitances at the inverting input. We have that the max. output swing is 15.5V, and it is practical to use 1/4W resistors. The minimum value for $R_f + R_s$ then becomes:

Eq. 6 can be rearranged to:

With the values we previously found for $A_{ol}$ and $A_{cl}$, $B = 72.5\times10^{-3}$. Eq. 7 can be rearranged to:

We choose $R_f = 1.3$kohm, and get $R_s = 100$ ohm. (Fig. 14, see page 20 above, shows the series feedback network.)

Since the 2nd stage is differential-in and singly loaded, the transfer characteristic will have 2 poles and one zero. If we assume the stage is driven from two independent generators with equal source impedance, and the generator voltages are exactly out of phase, the zero will lie an octave above the first pole.

We set the generator impedance equal to $R_D'$ for both generators. The loaded section’s input capacitance is then:

With $C_{ob} = 5$pF and $A_2=4.09$, $C_i = 46$pF. For the other side, $C_i = C_{ob} = 5$pF.

The first pole then falls at $f = 1$MHz, the second pole 9x higher, and the zero at approx. 2MHz. By placing a capacitor across the differential input, the effect of this can be minimized, giving a fixed cut-off frequency further down. Referring to fig. 3 and fig. 4, one sees that this cut-off frequency is called $f_z$.

We have chosen to use $C=100$pF, giving $f_z=239$kHz. The input network $A_0$ must then contain a pole at 10kHz and a zero at 239kHz. To get a well-defined pole at 10kHz, we insert a series resistor at the input. A block-diagram solution is shown in fig. 15.

The network’s pole is at:

The network’s zero: $f_n = 1/(2\pi C R_z) \tag{4}$

We then get $f_n/f_p = 23.9 = (R_i+R_f B+R_z)/R_z \tag{5}$

which gives $R_z = (R_i+R_f B)/(1-f_n/f_p) \tag{6}$

We choose $R_i = 10$kohm and get $R_z = 440$ ohm, $C = 1.5$nF

The biasing of the 2nd stage is shown in fig. 16. $U_D$ is the drain voltage at the input stage, which is 10V at idle.

The voltage across $R_E$ is: $U_{RE} = I_{C2}R_E = 0.45$ V, $U_{BE} \approx 0.55$V

The voltage across $R_K$ then becomes: $U_{RK} = 2U_D - 2(U_{BE}+U_{RE}) = 18$V

The current through $R_K$ equals $2I_{C2} = 2\times3.1$mA$=6.2$mA. $R_K$ then becomes 3.0k.

In fig. 9 it is marked that we need a certain bias $U'_{bb}$ of the output stage. This is so that the transistors are biased into class AB operation. Fig. 17 shows this bias circuit.

The transistor is mounted so that it is in thermal contact with the heat sink, and will thereby adjust the bias in step with the decrease/increase of the output transistors’ base-emitter voltages as a function of temperature variations. We have chosen to use a Darlington transistor for this (MPSA-12), so that the transistor’s base current does not affect the bias. The trim potentiometer allows adjustment of the bias until the desired idle current in the output is reached. The potentiometer is connected such that if there is mechanical failure of the wiper — i.e. the wiper loses contact with the resistive track, which can easily happen with non-enclosed potentiometers from mechanical contact — the bias will drop, and the idle current is thereby reduced, so that the output is not destroyed.

$U_{BE}$ for the Darlington transistor is taken as 1.2V. The nominal $U'_{bb}$ equals $4\times0.65V = 2.6V$. The maximum variation of $U'_{bb}$ is chosen as ±0.5V. We can set:

With $R_2$ equal to 1kohm (most common/best available value), $I=923\mu A$

With $R_2$ equal to 1kohm, this gives $R_3 = 820$ ohm. We then get:

We have previously mentioned that the output stage must have a higher supply voltage than “normal”, to avoid going into saturation when clipping. We have therefore set $U_{cc}$ for the output stage at ±18V.

We have from earlier that the quiescent current $I_q=0.2$A. We have earlier chosen to use small values for the emitter resistors (p. 9). This means we will not get a clearly defined transition between class A operation and class B operation. Fig. 18 b and c show this. We must nevertheless assume a defined transition in order to calculate the power dissipation. The actual power dissipation will likely be somewhat larger.

As long as the amplifier operates in the class A region, the output functions as two parallel-connected transistors, meaning the current through each of them is half of the current through the load. Since this is complementary operation, it is the absolute value of the current through the transistors that is equal, and the currents are oppositely directed.

In the class B region, the transistors alternately block and conduct, so the current through each of them equals the current through the load during the conducting phase. This is also shown in fig. 19.

We then get that as long as the amplifier operates in class A, i.e. $I_p \leq 2I_q$, the input power is constant:

Dissipated power is: $P_D = P_T - P_{ut} \tag{3}$

For class AB operation, the signal current through the transistors will look as in fig. 19, when $U_{ut}(\omega t) = U\sin(\omega t)$

We get 5 functions for the current from fig. 19:

The transition point $a_1$ is reached when $I_{T1}=2I_q$, which gives $I_q=\tfrac{1}{2}I_p\sin\phi$, and $\sin\phi_{a1}=2I_q/I_p$.

We set $a_1=a$, and get:

We then see from fig. 19 that $a_1 = a$, $a_2 = \pi-a$, $a_3=\pi+a$, $a_4=2\pi-a$.

In other words, $a$ is an angle we can call the transition angle between class A and class B. The input current is then:

Substituting for $I_T(\phi)$, eq. 4-8, and solving the definite integral, we get:

The input power is now: $P_T = 2U_{cc}I_{DC} \tag{12}$

and dissipated power is: $P_D = P_T - P_{ut} \tag{3}$

We have calculated the power dissipation as a function of output power, and curves for this are shown in fig. 20 and fig. 21, for 4 and 8 ohm loads respectively.

From fig. 24 we can set:

The effect of $r_{ed}$ can be neglected; $r_{eu}$ will be reduced strongly at the currents in question, and we are left only with the contact resistances — the ohmic resistances — in the transistor. We take these to be approximately equal to 0.1 ohm, the same as $r_e$ at the quiescent current. This gives:

We have thus obtained somewhat less (20%) output power than we originally wanted (page 3). We have carried out all measurements on the amplifier as it stands, since the output power is nonetheless close to 15W and 30W respectively. It is also not particularly likely that an increase in the output voltage of 1.5 to 2V would change the specifications significantly. To increase the output power, the zener diode that serves as the voltage reference for T4 must be increased to approx. 17V. This is not a standard value, so we would need to use an 18V zener instead, e.g. type 1N4746. We would also need to increase the supply voltage by approx. 2V so that T3 cannot go into saturation. This means $R_K$ in fig. 16 must be increased by approx. 20%, to 3.6kohm, so that the same current flows in the 2nd stage.

We have previously found that the amplifier’s output impedance (page 19) is 0.26 ohm. This is calculated without feedback, and we have found that the beta factor is $72.5\times10^{-3}$, and the open-loop gain equal to 660x, so the feedback equals $D = 1 + A_{ol}B = 48.9$x. Fig. 25 shows an equivalent diagram for the output with feedback.

The output impedance at low frequencies is thus $R_{cl} = R_{ut}/D = 5.3$ mohm (milliohm). Since the feedback is reduced from $f_{ol}$, i.e. 10kHz, this means the output impedance must rise — i.e. it is inductive.

And, $L = R_{cl}/(2\pi f_{ol}) = 84$ nH.

If we load the amplifier purely capacitively, we could introduce poles into the transfer characteristic that could make the amplifier unstable.

To reduce the likelihood of this, we have inserted a series resistor equal to the amplifier’s open-loop output impedance after the point where the feedback is taken, i.e. in series with the load.

For an 8 ohm load this gives a further 6% reduction in output power, i.e. to 11.5 W.

Both on the circuit diagram and on the circuit board, 2 regulators are included, consisting of a zener diode, a resistor, and a transistor, intended for use with an external unregulated power supply. The circuit is marked with a dashed outline on the circuit diagram. Regulated external power supplies were used for all measurements, so we have not used these regulators.

The final circuit diagram is shown in fig. 26, the circuit diagram with component values in fig. 27, the parts list in table 2, the diagram with component numbers in fig. 28, and the diagram with operating points in fig. 29. The component placement for the circuit board is shown in fig. 30.

Part III — Measurements and Conclusion

Measurements

Distortion, output power

For these measurements we used a Sound Technology 1710A as oscillator and voltmeter, and an HP 3580A spectrum analyzer to measure the distortion products. We used regulated power supplies for both ±25V and ±18V. A wattmeter with a built-in 8 ohm dummy load was used as the load. Output power is converted from the measured output voltage. We measured at the frequencies 1000Hz and 10kHz. Since the amplifier is DC-coupled, we did not measure at frequencies lower than 1000Hz. We defined maximum output swing as the voltage at which THD exceeds 0.2%.

Distortion is given for the 2nd and 3rd harmonics in dB below the fundamental, as well as THD, where THD in % equals:

Output impedance is measured at 1kHz and 10kHz, using the following formula, where $U_g$ is the output voltage unloaded and $U_l$ is the output voltage with an 8 ohm load, input voltage held constant:

Noise

The signal/noise ratio is measured with a shorted input, with the ST 1710A as voltmeter. We used the built-in 18dB/oct. filters at 400Hz (high-pass) and 30kHz (low-pass). The signal/noise ratio is referred to the maximum output swing (rms) at an 8 ohm load.

Frequency characteristics

We used a square-wave signal and measured its rise time. From this we calculated the -3dB point using the formula:

We further measured the output swing at f=1MHz (unloaded) and calculated the slew rate from the formula:

Results

Output power, f=1kHz, THD = 0.2%, $R_L$ = 8 ohm: 11.0W

Distortion, f=1kHz, $U_{ut}$ 1 dB below clipping (11W), i.e. 8.3V out

Measured at 3dB below max. output power, i.e. $U_{ut}$ = 6.6V (5.5W). No distortion products above -90dB, which is the spectrum analyzer’s resolution. This gives THD less than 0.0045%. Unloaded, we find no measurable distortion up to 9V rms out.

Distortion at f=10kHz, output voltage -3dB below max. out, i.e. at half power:

Unloaded, we find no measurable distortion up to 9V rms out.

Output impedance, 1kHz and 10kHz, $U_g$ = 6.8V $U_l$=6.57V $R_l$=8 ohm

Noise: measured at the output as 43 µV. Signal/noise ratio ref. 9.4V out: -106.8 dB

The rise time is independent of output level, and equals:

• Rise time: 0.65 µS
• Frequency range: 540kHz

The amplifier delivered full output swing at f=1MHz, i.e. 13.5V peak, which gives a slew rate of: 85 V/µS

Full output power was reached at $U_{ut}$ = 9.4V rms, at which we had $U_{inn}$ = 0.72 V rms

Gain: 13.0 x; 22.3 dB

On the results

While working on the amplifier, there are a couple of things we took a bit too lightly at the outset. We were a little too optimistic when laying out the circuit board, and simply “forgot” the decoupling capacitors, C4 - C7. These are therefore mounted with wires on the underside of the circuit board. Without these, the amplifier oscillated when clipping.

The choice of reference voltage for the common-base stages was also made somewhat hastily, and resulted in somewhat reduced output power. We have, however, shown on page 26 how the output power can be increased to the specified 15W into 8 ohm. We have not had time to implement this on the submitted unit.

On the other points, the specifications’ requirements are more than met. The distortion specifications are, in all conditions, better than 1 to 6. Both with and without load we found no readable distortion at 1 and 10kHz at all levels up to ½ power. The spectrum analyzer’s resolution is 90dB, i.e. THD under 0.003%! The feedback in the amplifier is approx. 34dB, 50 X, which is low compared to what is usually used to achieve such low distortion figures.

The signal/noise ratio is 26dB better than what we originally specified.

The frequency characteristics are approximately as calculated. The square wave response is free of “overshoot” and ringing, i.e. the feedback system is overdamped.

We have loaded the amplifier with capacitors in the range 0.1uF to 1uF, with only controlled high-frequency ringing as a result.

The amplifier clips somewhat asymmetrically, as a result of somewhat different zener voltages on D1 and D2. It recovers from clipping, at 1dB overdrive, 12%, in under 3uS. The recovery happens without significant ringing afterward, which is quite unusual for amplifiers with high bandwidth.

The amplifier’s slew rate was measured unloaded, to avoid the influence of inductance in the leads to the output stage. What we are interested in when measuring slew rate is investigating whether the amplifier has internal charging problems. We have not managed to get the amplifier into so-called “slew-rate limiting”, i.e. where the edges of the signal become straight and rise more slowly than the input signal.

(Page 31 concludes with measurements of the block gain for the right and left channels, shown in fig. 31, and the report’s signature:)

Oslo, 30/5-79, 01:15 AM